TSIA 3D IC市場/設計/製程簡介
主辦單位(Organizer):
台灣半導體產業協會(TSIA)
活動日期(Date):
2013-07-20 ~ 2013-07-28
活動地點(Venue):
國立交通大學(新竹市大學路1001號)
報名費用(Registration fee):
會員報名費用: 6000
非會員報名費用: 7500
幣別: 新台幣(NTD)
TSIA會員或非會員3人(含)以上團體報名,每人可享優惠價。
聯絡窗口(Contact Window):
江小姐
聯絡方式:
電話: 03-5913181
傳真: 03-5/820056
Email: candy@tsia.org.tw
內容說明(Detail):

課程編號:102A002

課程介紹:
利用晶片層的堆疊來減輕 IC 中擁擠的程度,這並不是什麼新的構想,這種想法在業界至少已經有30年的時間了,但是,過去一直可以在平面製程或者設計工具上努力,達到摩爾定律的需求。與3D 封裝 (Package)不同的是,3D Package 裡面的元件是離散的,都是在元件的週邊利用 Bonding Wire 相接,但是 3D IC 卻是一個獨立的 IC,透過垂直與水平整合來大量提高集積密度。這個課程將針對3D IC TSV 製程中所需要的Wafer Thinning, TSV Formation/Filling, Bonding/Debonding, Wafer Bonding 作簡要的介紹。

課程大綱: 
【市場與設計篇】
1. 1. 3D 整合簡介(Introduction to 3D Integration )
  1.1 3D IC 的歷史發展 (History of 3D-IC) 
  1.2不同的 3D IC 形式(Different 3D IC Styles)
  1.2.1 電晶體堆疊 (Transistor Stacking) 
  1.2.2 封裝層次的堆疊 (Package Stacking)
  1.2.3 晶元堆疊/晶元片堆疊 (Die Stacking/Wafer Stacking)
  1.2.4 理想中的 3D IC
2. 為何要不用 SOC (Why not SOC) ?
  2.1現有 SOC 的設計問題
3. 為何要用 3D-IC (Why 3D-IC) ? 
  3.1 使用3D IC 設計的好處
  Performance vs. Power vs. Cost vs. Yield vs. Reliability vs. Scalability
4. 國際工作團隊 (International Working Groups) 
  4.1 研究組織 (Research Organization) 
  4.2協會 (Associations)
5. 市場與產品評估(Market/Product Survey)
  5.1市場概況 (Market Overview) 
  5.2應用目標 (Target Applications)
  5.2.1記憶體(Memories) 與邏輯(Logic)的堆疊
  5.2.2 Wide I/O 的標準 (Wide I/O Standard)
  5.2.3 記憶體的堆疊 (Memory Stacking)
  5.2.4CMOS影像感測器(CMOS Image Sensors, CIS)
6. 供應鏈 (Supply Chain)
  6.1代工廠 vs. 封裝廠 (Foundry vs. Testing/Assembly)
  6.2 費用模式 (Cost Model)
  6.3 市場驅動能力  (Driving Force)
【TSV製程技術篇】
7. TSV 技術基本說明(TSV Technologies Introduction)
  7.1 孔先 vs. 孔後 (Via-first vs. Via-last) 簡介
  7.2 晶元片薄化 (Wafer Thinning)
    暫時性鍵合(Temporary Bonding)
    去暫時性鍵合(Debonding)
  7.3 TSV 技術 (TSV Technology)
    挖孔 (Via Formation)
    灌孔 (Via Filling)
    化學機械平坦化(CMP)
    微影 (Lithography)
7.4 晶圓鍵合 (Wafer Bonding)
  直接鍵合與間接鍵合(Direct bonding vs. Mediated bonding)
  對準(Alignment)
  鍵合強度測試(Bonding Strength Test)
7.5 量測問題 (Metrology)

講師介紹:
講  師: 唐經洲 教授
學經歷: 成功大學博士,目前任職南科大教授,曾任職工研院晶片中心、半導體推動辦公室副主任。
專  長:
1.3D IC 整合2.低功率高速電路設計3.數位電路可靠性設計, IDDQ 測試4.深次微米電路後端設計流程整合5.混合訊號電路佈局設計6.光學微影工程: 曝光梯度, 光罩錯誤增強因子,製程視窗7.奈米製程光學鄰近補償8.薄膜電晶體 LCD 測試樣本產生器設計9.單晶片微處理機/嵌入式系統10.消費性電子產品創意設計11.電子藝術

課程時間:2013/7/20-21,7/27-28,(週六、日)日間班,9:00~12:00;13:30~16:20,共計24小時

 

簡章及報名表
報名須知